基于Verilog的FPGA项目设计起步视频教程

在本课程中，我将指导您使用系统 Verilog 在 FPGA 上设计一个实际项目。我将向您介绍我用于分析、综合、RTL 仿真和验证的免费软件。

我们首先学习如何转换设计规范，这将使您能够选择输入输出端口。然后您将学习如何将设计分解为模块以及如何进一步将模块分解为子模块。

我将使用免费软件 Logism 来解释设计的物理视图，同时我们使用 quartus 软件进行实际设计。logism 和 quartus 都是可供下载的免费软件。

在课程结束时，您将获得一个实践作业，这将进一步加强您对 FPGA 项目设计的了解。我们还将测试最终设计并查看它们在现实生活中的运行情况。将在 logism 和 quartus 上进行模拟。

为了使课程更具互动性，我们的设计选择是 5 手扑克玩家筹码，我将介绍游戏设计和模型，以及游戏涉及的所有步骤和阶段，然后我们一起讨论规范。然后我们从头开始，直到得到一个可用的扑克玩家筹码。

Published 5/2024
Created by Ezeuko Emmanuel
MP4 | Video: h264, 1280×720 | Audio: AAC, 44.1 KHz, 2 Ch
Genre: eLearning | Language: English | Duration: 13 Lectures ( 4h 9m ) | Size: 2.2 GB

你将会学到的

学生将利用 Verilog 知识来设计一个实际的动手项目。
学生还将学习如何将设计规范转化为实际的fpga verilog项目示例，如何分配输入/输出端口
学生将学习如何在初始设计之前将复杂的设计分解为模块和子模块
学生将学习每个 FPGA 开发所需的初始步骤，包括分配设计、设置模块和分解子模块。

要求

verilog、system verilog 或 VHDL 的基本语法（但不是强制性的）

此课程面向哪些人：

verilog、fpga、硬件开发人员和工程师